当前位置:首页 > 装机升级 > CPU > 评测
纳米级的艺术 主流半导体制程解析
  • 2012-11-16 14:19:40
  • 类型:原创
  • 来源:电脑报
  • 报纸编辑:薛昱
  • 作者:八戒
【电脑报在线】在半导体领域,“制程”一直以来都是非常重要的名词,例如处理器制程技术的每一次更新都会引起大家关注。在过去40年的时间里,处理器制造技术已经从1971年Intel发布4004 CPU时的10μm进化到了今天的22nm。

  在半导体领域,“制程”一直以来都是非常重要的名词,例如处理器制程技术的每一次更新都会引起大家关注。在过去40年的时间里,处理器制造技术已经从1971年Intel发布4004 CPU时的10μm进化到了今天的22nm。而目前Intel的Ivy Bridge处理器使用的22nm制程就是目前顶尖制程工艺的代表,相比40年前的4004处理器晶体管数量提升了74万倍。下面就让我们一起来关注一下这个在微观世界里的“艺术”吧。


22nm+3D晶体管,Intel引领晶体管生产新潮流

    我们平常谈到的45nm、32nm制程中的“45nm”、“32nm”,其实仅是是CPU核心制造的一个关键技术指标----“蚀刻尺寸(也称为线宽)”。蚀刻尺寸是制造设备在一个硅晶圆上所能蚀刻的最小尺寸。蚀刻的尺寸越小,一块晶圆所能生产的芯片就越多,成本和功耗也越低。你可以想像一下:用一把柴刀和一把手术刀分别在一块木板上划一下,两者的划痕大小肯定不一样。“柴刀”就好比10微米制程,而“手术刀”就好比更先进的制程。比如和Sandy Bridge采用的蚀刻尺寸0.032μm(32纳米)相比,Ivy Bridge的0.022μm蚀刻尺寸缩小了30%,自然而然就可以在有限的空间内集成更多的晶体管。22nm,可以实现什么样的效果呢?俗话说:“细如发丝”,而22nm的制程技术可以实现一亿个晶体管集成在一个发丝大小的地方,够震惊吧!不过,在应用22nm技术之前,Intel还需要面对一个问题。因为传统平面型晶体管经过数十年的发展之后,制程工艺已经接近物理极限,进入20nm~30nm制程工艺时代之后,原来的技术失去了可靠性。这意味着在采用22nm制程后,为了保证可以性就必须改变晶体管的结构设计。在这种情况下Intel引入了Tri-Gate(3D三栅极)晶体管设计。


  什么是3D三栅极晶体管技术呢?自晶体管诞生之日起,50年来人们一直在使用的2D平面型晶体管技术,而在IVB中传统“平面的”2D平面栅极,被超级纤薄的、从硅基体垂直竖起的3-D硅鳍状物所代替。这是什么样的概念?就是平常在CPU内核心中,晶体管只能住“平房”,而在IVB中晶管体可以中“电梯房”了----这可以在有限的地面空间里容入更多的晶体管。就像摩天大楼通过向天空发展而使得城市规划者优化可用空间一样,Intel的3D三栅极晶体管结构提供了一种管理晶体管密度的方式。与此前32nm制程工艺比较,结合3D三栅极技术的22nm制程晶体管的性能比前者提升37%,而功耗可减小50%以上,晶体管面积则可减小一半左右----这也是算是为节能减排作出贡献了!

  由于3D晶体管结构与传统的平面型晶体管存在较大的差别,制造工艺的复杂程度也比后者高出许多,因此尽管有关的技术多年前便已经被提出,但目前也只有Intel成熟掌握。

延伸阅读:HKMG技术

  在谈到晶体管生产工艺时,还会涉及到很多其他的技术细节,如HKMG技术。HKMG英文为High-K Metal Gate,意思是高介电常数金属栅极。这是一个非常先进但也非常复杂的技术,这里就不介绍具体细节了,大体而言,HKMG可以减少晶体管电泄漏现象,更重要的是可降低高频率下的功耗。目前Intel、AMD、三星和台积电都在自己的制程中加入了HKMG技术。.


代工时代下的AMD处理器,SOI技术仍是主流

  作为Intel的老对手,AMD在处理器制造技术已经远远落后于Intel,自从将生产部门分拆出去后,它的处理器就由其它制造厂商来代工:AMD将高端CPU和主流CPU交由格罗方德半导体公司(其实就是AMD原生产部门从AMD剥离后成立的公司)代工,而GPU和低端APU则交由TSMC代工。

     目前AMD主流处理器主要采用格罗方德半导体晶圆代工厂提供的32nm SOI制程上。SOI(Silicon on Insulator,绝缘层上覆硅)是厂商为解决亚阈泄漏的问题所推出的解决方案,AMD在0.13微米制程中就已经采用了此技术。不过32nm SOI工艺引入了 SiGe技术来取代纯粹的硅来作为驱动电流的通道,功效和Intel的应变硅技术有些类似。使用此种技术这可以使粘结硅层做得更薄更均匀,这样晶体管的硅晶格会根据下面元素的晶格调整自己,具有更优秀的延展性,使得潜在的阻抗会比普通的硅下降70%,而晶体管性能将提高35%。


     与此同时,格罗方德半导体也计划从14nm时代开始采用引入类似于3D晶体管的技术。不过格罗方德半导体所推的是双门(Double Gates)晶体管技术,和Intel 3D三栅极所采用三门晶体管结构有所不同---双门晶体管每个晶体管比3D三栅的少了一个控制电极,使得双门晶体管的宽度有所缩减,故也被称为“2.5D”晶体管技术。、

延伸阅读:认识多门晶体管

    多门晶体管技术是一种新型电路结构技术。传统晶体管是每个晶体管有一个电门(也称控制电极),用来控制电流在两个结构单元之间通过或中断,进而形成计算所需的“0”与“1”这两个二进制数字。而多门晶体管技术是每个晶体管的门数量增加至两个或三个,这样晶体管控制电流的能力(也就是计算能力)也相应地得到成倍增加,从而显著地提升了芯片的处理性能,并降低了功耗,减少了电流间的相互干扰。而Intel 的3D三栅极中每个晶体管的门为三个,因此称为三门晶体管结构,而双门晶体管则少一个电门。

延伸阅读:GPU与CPU的制程发展为何难同步?

    其实GPU的制造工艺与CPU一样,也是用微米来衡量其加工精度的。不过,大家也许都发现CPU与GPU的制程很少同步发展,比如AMD的处理器仅采用32nm制程,而它的GPU已经跳入了28nm时代。这主要是因为GPU的内核更为复杂、晶体管密度更高,因此从厂商更趋向于采用更为先进的制造工艺。不过,这种情况也是近年来才发生转变----早期由于制程的不稳定性,内核更为繁杂的GPU在制造工艺上一直跟在CPU屁股后面。当年NVIDIA在GeForce FX 5800 Ultra上就曾吃过制程冒进的亏----在GeForce FX 5800 Ultra上,英伟达首先采用了尚不成熟的0.13微米技术,造成产品功耗奇高而性能低下,沦为当时的街头笑料。

 

ARM处理器,混乱的制程代工格局

  相对于X86 CPU领域,ARM处理器方面的制程就相对混乱一些。除了三星,其它品牌的ARM处理器生产都是采用代工模式,如高通、三星、NVIDIA三家公司分别选择了三种不同的工艺:Tegra3采用了台积电“40nm Fast G”,MSM8960采用了台积电“28nm LP”,Exynos 4 Quad则采用了三星自家的“32nm LP HKMG”。这些工艺的代号可能会让你眼花缭乱,但实际上它们才是理解工艺细节的关键。

    目前的半导体行业中存在两种类型的企业,一种是以Intel为代表的拥有自主制造能力的企业,另一种则是以NVIDIA、高通为代表的Fabless(设计代工型企业),它们芯片的制造往往交给诸如台积电、意法半导体等代工厂负责。由于Intel、三星工厂主要为自用,工艺参数往往只是用于产品辅助宣传。但对于台积电这样的代工者而言,从宣传、商业策略角度出发,台积电自130nm制程开始,每一代工艺的蚀刻尺寸都要比Intel小一点----分别是 80nm、65nm、40nm、28nm(分别对应Intel的90nm、65nm、45nm、32nm)。这样的确会营造一种更加先进的感觉,但实本质而言大家依然是同一代生产工艺。

  值得注意的是,在晶体管的制造工艺上落后的其他制造商为了跟上Intel的脚步,也积极投身于下一代晶体管结构的研发之中,其中全耗尽型SOI技术FD-SOI就是另一种同样有效的晶体管技术。与Intel的技术不同,该技术在基底和通道之间加入了一个绝缘的氧化层,即Buried Oxide(BOx)氧化埋层,它可以保证基底上只有特定的区域可以成为电子流动的通道,有效的阻止了漏电现象。该技术可以护送传统的平面型晶体管进入14nm时代。但由于这个绝缘的氧化层的材质与硅晶圆不一样,这意味着在生产时需要引入一个引入氧化埋层的非传统晶圆,使得晶圆生产成本过高。尽管如此,但是从今年中旬,意法爱立信(ST-Ericsson)仍将FD-SOI应用到28nm生产线上,明年将达到20nm。而为AMD、IBM等公司代工的格罗方德半导体明年也将FD-SOI技术应用到28nm生产线中。


碳纳米管,让硅元素成为历史

    为了配合不断改进的晶体管技术,业界也开始考虑后CMOS时代的技术措施,研究在硅元素失去优势时的材料替代方法。如IBM、Intel等正在加紧对另一种有前途的材料——碳纳米管(carbon nanotube)的开发研究。


  碳纳米管是一种非常小的管状六边形结构碳原子,纳米管直径只有1至2纳米,只是硅晶体管尺寸的1/500,比头发还细10万倍。碳纳米管因其超常的能量及半导体性能,而被认为是最有可能在未来取代硅,成为生产晶体管及微处理器的主要材料。此外,碳纳米管投入运行时产生的热量和功耗都比晶体管要小得多。目前正在积极进行此项研究的有IBM、Intel和HP公司。IBM的科学家已经找到一种能够准确地将它们放在电脑芯片上的方法。这种方法能比以前的方法排列的碳纳米管要密集100倍,是减少芯片制造成本最关键的一步,而且IBM已经制造出一块用1万个碳纳米管晶体管的芯片。HP公司也申请到一项关于碳纳米管技术的专利。不过,碳纳米管还处在研究试验阶段,在产品中使用碳纳米技术的时间可能需要10年或更长。 


写在最后

  在过去的40多年,半导体工业的发展突破了一个又一个看似不可能跨越的瓶颈,神奇地遵循着摩尔定律,如今的半导体科技已经达到了几乎不可能为之的地步。而这一切都得益于晶体管生产技术的不断进步,这项微观世界的“艺术”,在未来或许会重新打造我们的世界。

 
本文出自2012-11-19出版的《电脑报》第46期 E.硬件发烧友
(网站编辑:黄旭)


我来说两句(0人参与讨论)
发表给力评论!看新闻,说两句。
匿名 ctrl+enter快捷提交